PC-9821Xa 初代への PCI バス増設考察 バナー

■各種記号,用語など

  • P-P
    Point to Point.一対一での接続のこと.
  • PCI の数え方
    内側の,つまりは C バス寄りの PCI バスから順に PCI-1,PCI-2,PCI-3 と割り当てます.タワー型ですと上側が PCI-1 になります.
  • ■INT x# について

    ほとんどの PCI 信号線はバス配線なのですが,いくつかの信号線は P-P 接続になります.
    その中の1つが INT x# で,この信号は別々の PCI バスの INT x# 線が一直線になるように P-P 接続されています.

    INT x# は通常,A# から D# に戻って下って行き,各 INT x# を経由して 1本の線状になります.

    [FIG.01]
    PCI-1  PCI-2  PCI-3  (PCI-4)
      A ---- D ---- C ---- B
      B ---- A ---- D ---- C
      C ---- B ---- A ---- D
      D ---- C ---- B ---- A
    しかし,手持ちの SCSI カードを見たところ,INT A# 以外は配線がしていませんでした.
    そこで,B#,C#,D# は経由しないでよいことになるので,以下のような結線になります.

    [FIG.02]
    PCI-1  PCI-2  PCI-3  (PCI-4)
      A 
      B ---- A
      C ----------- A
      D ------------------ A
    配線が面倒な場合はこれで大丈夫かも知れませんが,心配な人は [FIG.01] のように配線しておきましょう.
    もし手持ちの拡張カードが INT A# しか配線されていない場合は [FIG.02] のような簡易配線でいけるとおもいます.

    また,Marry さんからいただいたマザーではハンドメイドで PCI-1 からマザーに出ていくところで +5V に 10KΩの抵抗でプルアップされていました.

    [FIG.03]
                PCI-1  PCI-2  PCI-3  (PCI-4)
     +--[10K]---- A 
     |
     +--[10K]---- B ---- A
     |
     +--[10K]---- C ----------- A
     |
     +--[10K]---- D ------------------ A
     |
     V
    +5V
    ◆参考

  • AtoGの改造しちゃうぞ!(AtoGさん)
    http://www.janis.or.jp/users/omoikane/
  • OPEN DESIGN No.7 「PCIバスの詳細と応用へのステップ」
    P.13 〜 P.20

  • ■IDSEL について

    これも P-P 配線です.
    この信号は特定の AD[31:11] (10以下は他の部分で使用されている) に P-P 接続されています.
    Xt初代のマザーを PCIINFO.com で調べてみると,

    PCI-1 : DEVICE #8 / INT A#
    PCI-2 : DEVICE #9 / INT A#
    PCI-3 : DEVICE #10 / INT A#
    ※PCI-3 は予想

    となっていました.
    IDCEL の接続先は AtoG さんの Web ページで紹介されていますが,一部抜粋すると「DEVICE #0〜20 は AD[11:20] で対応」と記載されていまして,それの対応をあてはめてみると

    DEVICE #8 = AD[19]
    DEVICE #9 = AD[20]
    DEVICE #10 = AD[21]

    となり,月虹さんの情報及び OPEN DESIGN No.7 の P.110 を統合すると,

    ・IDSEL は抵抗をはさんで AD[11:31] に接続する.
    ・抵抗値は他の IDSEL と AD[11:31] が接続されている抵抗値と同じ物を使う (Xt初代の場合は 16KΩほどでした).

    となります.

    ●使用ツール

  • PCIINFO.com (C)こうのたけし
    http://www.vector.co.jp/soft/dos/hardware/se019441.htm
  • PCIINFO.exe Copyright (C) 1997-98 I-O DATA DEVICE,INC.
    http://www.iodata.co.jp/

  • ◆参考

  • AtoGの改造しちゃうぞ!(AtoGさん)
    http://www.janis.or.jp/users/omoikane/
  • どるこむ(2代目) - 98マニアックス掲示板「PCIバススロット増設」 投稿者:月虹さん 投稿日:1999年03月30日 23時09分
    http://members.xoom.com/griffonworks/dorlog/2nddorcom/98mania/199903-199905/sled00964.html
  • OPEN DESIGN No.7 「PCIバスの詳細と応用へのステップ」
    P.15 〜 P.22,P.109,P.110

  • ■CLK について

    これもまた P-P 配線です.

    CLK は PCI バスに 33.3MHz のクロックを注入するピンなのですが,クロック信号は各 PCI デバイス間のクロック遅延差を最小 2ns,最大 11ns に抑えなければならず,更にクロックの波形ができるだけ綺麗であることが条件なために,CLK はバス型配線を許さず,PCI バス 1本に対し 1つのクロックドライブ回路との P-P 接続が仕様で決められています.

    しかし増設するとなるとそのクロック出力ポイントがわからないので,ここは仕方なくバス型配線ですまそうかと思います.
    33.3MHz なら大丈夫という結果が少ないながらも出ていますが,ベースクロックがあがっていくと PCI クロックもあがってしまうので,弊害が出るかも知れません.

    ◆参考

  • OPEN DESIGN No.7 「PCIバスの詳細と応用へのステップ」
    P.21

  • ■REQ#,GNT# について

    この信号ピンの役割がよくわからないのですが,恐らくバスマスタモードの参加権利を得るための信号ピンだと思います.

    REQ# はバスの使用権を決定する「アービタ」アービトレーション (バス取得争奪戦参加要求) を行い,GNT# でその結果が戻ってきます.

    このピンはデバイスがターゲット機能 (されるがままになるデバイスのこと) しか持たないのであれば不要です.
    この場合は通常ブリッジがマスタ・デバイスとして動作しているので,ブリッジがターゲット・デバイスを制御します.

    このピンは PCI ブリッジとの P-P 配線で,PCI ブリッジにある複数の GNT#,REQ# と P-P 接続をしなければなりません.

    430NX で PC-98 の場合,PCI ブリッジは NEC カスタムチップを搭載しており,このカスタムチップの使用性が公開されていないためにこの 2つの信号ピンを配線することができません.
    しかしながら,バスマスタを使わない場合はこの 2つの信号ピンは使われないようで,Noggy さんの情報によると間違って REQ# を出力してしまうボード対策のために GNT# を +5V に適当な抵抗でプルアップしておけばいいのではないかと言うことです (10KΩくらいが最適でしょう).

    ◆参考

  • OPEN DESIGN No.7 「PCIバスの詳細と応用へのステップ」
    P.54 〜

  • ■他の信号線について

    他の信号線は全てバス型配線です.

    隣り合った PCI バス同士の信号ピンを並列に接続してゆきます.
    中には接続されていない,宙ぶらりんな信号ピンもあるようですが.

    以下に接続されていないピンを上げておきます.

    A : 60,19,14,11,9,4,3,1
    B : 60,14,11,10,9,4,2


    ■PCI バスピンアサイン (コネクタ側)

     SIDE BSIDE A
    1-12VTRST#
    2TCK+12V
    3GNDTMS
    4TDOTDI
    5+5V+5V
    6+5VINT A#
    7INT B#INT C#
    8INT D#+5V
    9PRSNT1#予約
    10予約+5V(I/O)
    11PRSNT2#予約
    12GNDGND
    13GNDGND
    14予約予約
    15GNDRST#
    16CLK+5V(I/O)
    17GNDGNT#
    18REQ#GND
    19+5V(I/O)予約
    20AD[31]AD[30]
    21AD[29]+3.3V
    22GNDAD[28]
    23AD[27]AD[26]
    24AD[25]GND
    25+3.3VAD[24]
    26C/BE[3]#IDSEL
    27AD[23]+3.3V
    28GNDAD[22]
    29AD[21]AD[20]
    30AD[19]GND
    31+3.3VAD[18]
    32AD[17]AD[16]
    33C/BE[2]#+3.3V
    34GNDFRAME#
    35IRDY#GND
    36+3.3VTRDY#
    37DEVSEL#GND
    38GNDSTOP#
    39LOCK#+3.3V
    40PERR#SDONE
    41+3.3VSBO#
    42SERR#GND
    43+3.3VPAR
    44C/BE[1]#AD[15]
    45AD[14]+3.3V
    46GNDAD[13]
    47AD[12]AD[11]
    48AD[10]GND
    49GNDAD[09]
    50コネクタキー
    51コネクタキー
    52AD[08]C/BE[0]#
    53AD[07]+3.3V
    54+3.3VAD[06]
    55AD[05]AD[04]
    56AD[03]GND
    57GNDAD[02]
    58AD[01]AD[00]
    59+5V(I/O)+5V(I/O)
    60ACK64#REQ64#
    61+5V+5V
    62+5V+5V
    暗文字:無接続ピン
    赤文字:改造のポイントとなる重要なピン


    ←戻る Made with PC-9821Xa/U8W K.O.T.B.G. Special Tune Model "Wyvern" Go to NEC Web Page
    Made by HyperEdit for Windows Go to HyperEdit Web Page